AMD、ARMベースのOpteronを投入へ 36
ストーリー by hylom
それは果たしてOpteronなのか 部門より
それは果たしてOpteronなのか 部門より
insiderman 曰く、
AMDがARMベースのOpteronを2014年にリリースする計画だそうだ。ARM版Operonは64ビットアーキテクチャを持つという（日経ITpro）。
背景や周辺状況についてはPC Watchの記事が詳しいが、低消費電力・高密度サーバー向けのCPUになる模様で、AMDにとっては開発費を押さえながらも新しい市場にチャレンジできる、というメリットがあるという。
アーキテクチャの問題じゃない (スコア:4, 興味深い)
ARMの方が低消費電力とか、コストが安いとか、そういう問題じゃないと思う。
プロセス微細化が進むにつれて、開発費が指数関数的に増えてきた
→相当に数量が見込める用途でなければ、その時代の最新プロセス使えない
→PC向けのx86と開発費を共有できるXeon,Opteronは最新プロセスをつかえる
→Xeon,Opteronの競争力が高まり、売れる
という流れが、x86がサーバ用途でシェアを伸ばした原動力でしょう。
サーバ向け専用で開発するには、最新プロセスは高すぎます。
今回AMDが投入しようとしてるのは、高密度/クラウドサーバー向けです。
この分野で開発を共有するとすれば、AMDx86の場合Bobcat系です。
ネットブックが死に、モバイルはARMが支配する中、Bobcatを2年後に最新プロセスで出すには数量が稼げないのでしょう。
Bobcatが出なければ、その派生品のx86サーバCPUも難しい。
それならARMにすれば、最新プロセスのハードマクロが手に入ります。
一方、Bulldozer系を使う、現行のOpteronがARMに代わるかというと、2-3年の短期的にはないと思います。
開発を共有できるような、BulldozerやIntelのCore系と同等のシングルスレッド性能のARMコアがないですし、
あったとしても最新プロセスを使うほど量産しそうにないです。
もしかしたら、WindowsRTが大当たりして、PC向けに高性能なARMコアが必要になったら変わるかもしれません。
AMDが2014年にリリースする計画を立てている (スコア:1)
ってことは実際に市場に出回るのは2016年くらいと見ておけばいいな。
Re: (スコア:0)
nvidiaが2014年に出すと言ってるからそれに合わせるんじゃないの。
２年も遅れるならベンダーの多いARMよりx86の方がいいよ。
ARMサーバ市場が立ち上がる時にシェアを確保するのが目的なんだろうし。
Re: (スコア:0)
AMDのロードマップは遅れまくるのが常なので、AMDが2014年に出しますと
言ったら2年くらい足しておけば丁度いいという考え。
Re: (スコア:0)
nVidiaもほぼ例外なく予定より遅れるけどな。
が、企業の財政的余裕とスケジュールの遅延に相関性があるので、おそらく今回はAMDのが遅れるだろう
Re: (スコア:0)
Bulldozerの失敗が見えてきて、ARMの64ビット拡張であるARMv8アーキテクチャ発表からARMに切り替えたのでしょうから、開発開始はARMv8公表の2011年末頃、或いは半年ほど前からか。
如何にAMDの開発力が低いとはいえ、コアが既存で、2016年販売まで5年もかかるでしょうか。
Bulldozerを打ち切った後は、デコーダー付きARMv8メニーコアのX64プロセッサでしょうか。
まあ2016年販売ならば、カーネルの小形化が進むであろう、Windows10（仮称）世代ならば丁度間に合うかな。
（ARMコアじゃ単プロセスの処理能力が低いだろうから、処理を分解してコア毎に散らさないとないと速度が稼げない）
え、素直にX64デコーダー抜きで、Active Directoryやグループポリシーが実装されるであろうWindows RT3（仮称）を走らせろ、ですか。仰る通り。
Re: (スコア:0)
サーバ向けと割り切るならBulldozerは失敗ではないでしょ
2GHz位なら消費電力も高くはないよ。
少なくともARMの上にx86のデコーダを乗っけるよりは何倍もマシ。
デコーダを二段のっけても、無駄に消費電力が増えるだけだから。
Re: (スコア:0)
シェアガリガリ削られてますが
むしろ、サーバー市場が一番失敗してるでしょ
Re: (スコア:0)
現状、とにかくたくさんメモリつみたい、とか、コア数多くしたい、とかいうパフォーマンスは二の次的なとこしか買ってかないですね。
Intelの対抗プロセッサ (スコア:1)
AtomベースのXeonとか、ARMベースのOpteronベースのXeonが出るのはいつですか？
Re: (スコア:0)
Xeon ブランドじゃありませんが、マイクロサーバ向けに Atom S シリーズが出るって言われていますね。
サーバー向けということは (スコア:0)
どこまで冗長構成にしてあるんだろうか?
Re:サーバー向けということは (スコア:1)
FPUをそれぞれのコアで多重化する事で冗長化しています。
押さえながらも (スコア:0)
抑えながらも
ARM版Operon (スコア:0)
ARM版Opteron
Re:ARM版Operon (スコア:1)
おっぱいぺろーん
とか考えながら打ったに違いない。
Re: (スコア:0)
相変わらずhylomは誤字脱字を放置してコメント水増しか
Re:ARM版Operon (スコア:2)
Re: (スコア:0)
タイトル：誤
本文：正
ってスレッドを作ったのになんでわざわざ汚すんだよ！w
RISCへの回帰？ (スコア:0)
もはや複雑なx86よりARMの方が効率あがるじゃんというのは、大昔のRISC論者の言だったような(´・ω・｀)
Crusoe（RISCというよりVLIWだけど）はより複雑な方にいっちゃってアレしちゃったけど、ARMは細かいことからコツコツとしてきたのが結実したのでしょうかね。
# これではVIAの立場がない。。。
Re: (スコア:0)
ARMの64bitは何か特徴があるかと思ったら、いたってオーソドックスな他と代わり映えのないアーキだったとどこかに書いてあったな。
Re: (スコア:0)
ARM 16bitともいえるThumbがいたってオーソドックスな他と代わり映えのないアーキであるのと一緒ですね。
＃SHもどきのRISCコントローラアーキといいますか。
Re: (スコア:0)
Wikipediaソース [wikipedia.org]ですが
> 64ビットARM
(snip)
> ...32ビットARMの特徴であった条件付き実行命令の大半が削除される。
もはや、なにものってないのでは（特徴が）
# 代わり映えないのがいまのARM（RISC）の美徳なのかもしれません
## こんなとこ [arm.com]に昔夢見たJava Native Processorはけーん
Re: (スコア:0)
訂正
×もはや、なにものってない...
◯もはや、なにものこってない...
Re: (スコア:0)
そんなことを言い出したらIntelだって内部RISCじゃないか…
Re: (スコア:0)
まだ20年前のインテルのセールストークを真に受けている人がいますが、インテルのx86の内部はRISCではありません
AtomのuOPはレジスタ-メモリ間演算を指定できますのでRISCではありません
Coreの内部はRISCどころかノイマン型ですらありません
Re: (スコア:0)
>Coreの内部はRISCどころかノイマン型ですらありません
な、なんだってー
Re: (スコア:0)
このへんに説明があります
http://en.wikipedia.org/wiki/Out-of-order_execution [wikipedia.org]
Re: (スコア:0)
アウトオブオーダーであることとノイマン型であることに何の関係が？
Re: (スコア:0)
リンクをたどれない人のためにかわりに張っておきます
http://en.wikipedia.org/wiki/Dataflow_architecture [wikipedia.org]
Re: (スコア:0)
Re: (スコア:0)
http://en.wikipedia.org/wiki/Out-of-order_execution [wikipedia.org] [wikipedia.org]
> Nonetheless, Out-of-order execution has become the dominant computing paradigm since the 1990s. It is a form of restricted dataflow. This paradigm introduced the idea of an execution window. The execution window follows the sequential order of the von Neumann architecture, however within the window, instructions are allowed to be completed in data dependency order.
http://en.wikipedia.org/wiki/Dataflow_architecture [wikipedia.org] [wikipedia.org]
> Da
Re: (スコア:0)
intelのμOPはRISC風であって元からRISCとは言われてないよ。
RISCの定義をからすると可変長命令もサポートするARMは厳密にはRISCではないし。
ついでにノイマン型であるかどうかとCISC,RISCであるかどうかは無関係。
マイコンのAVRとかPICみたいに非ノイマン型でRISCと言われるアーキテクチャは普通に有る。
Re: (スコア:0)
> intelのμOPはRISC風であって元からRISCとは言われてないよ。
元コメは明らかにRISC風ではなくRISCだと言っていますね
> RISCの定義をからすると可変長命令もサポートするARMは厳密にはRISCではないし。
RISCを厳密に定義した人は存じませんが、誰のどの論文ですか？
> ついでにノイマン型であるかどうかとCISC,RISCであるかどうかは無関係。
> マイコンのAVRとかPICみたいに非ノイマン型でRISCと言われるアーキテクチャは普通に有る。
そこでハーバードアーキテクチャを出してくるのは何も理解していない証拠です
なぜならx86はそうではありませんから
Re: (スコア:0)
> intelのμOPはRISC風であって元からRISCとは言われてないよ。
uOPはマイクロ命令的なもので、それはRISC以前からありますから、「RISC風」という発言は歴史を軽視するものです
そもそも、「RISCは(水平)マイクロ命令を直接実行するもの」とも言われていたことはお忘れですか？
Re: (スコア:0)
おまけ
OoOの基礎になった非常に有名な論文がありますが
http://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=... [google.com]
ArvindとDennisが引用されてRISCは引用されていないことから、ものごとの関係は明らかです
80486で一部の命令のデコードをハードワイヤードで行うようになり、インテルはRISCがどうのと吹いていましたが、
はるか昔にIBMのシステム360の一部機種でも採用された技術ですか