Oliverによる
2003年06月21日 16時41分の掲載
微細な世界はアナログ部門より。
微細な世界はアナログ部門より。
この議論は賞味期限が過ぎたので、保存されている。
新たにコメントを書くことはできない。
[ アカウントをゲット！ ]
このページのすべての商標と著作権はそれぞれの所有者が有します。
コメントやユーザ日記に関しては投稿者が有します。
のこりのものは、© 2001-2010 OSDN です。
なんでもかんでも産総研 (スコア:1, おもしろおかしい)
CPUで (スコア:1)
MacだとG3の電力消費機能であったと思いますし、
IBM/PCでもノートPCで「CPU速度重視」か「バッテリの持ち重視」
かを選択し、CPUの動作速度を調節できるのがあったと思います。
パソコン屋なので、こういうことをすぐ思い付いてしまうの
ですが、産総研が実現したのは別の話なのでしょうか？
-- gonta --
"May Macintosh be with you"
Re:CPUで (スコア:2, 参考になる)
電圧を下げたてもちゃんと動くかどうか、というのを製造時のばらつきも含めて保証するのは難しいです。ちゃんと検査をした後の選別品を特別におろしてもらうとかすれば別ですが、高くつきます。
今回の技術の肝は「その辺で買ってきたRAMチップをてきとーに組み合わせても、そのチップ用に最適な値にあわせた電圧などの組み合わせに自動的に調整します」というところではないかと。
http://pc.watch.impress.co.jp/docs/2003/0619/epf01.htm の最後の方にある、「組み込みで多く使われるARMが何故動的クロックを実現できないか」という記述のあたりが参考になるかもしれません。
-- Takehiro TOMINAGA // may the source be with you!
親コメント
チップでしょ？ (スコア:2, 参考になる)
＞組み合わせても、そのチップ用に最適な値にあわせた電圧などの
＞組み合わせに自動的に調整します」というところではないかと。
今回のクロック遅延素子ってのはLSIの中に内蔵のものでしょ？
だからその辺のチップを適当に買ってきて...って話とは別でしょう。
ただ動作クロックの違うLSIを複数組み合わせて動作させる
時に同様の手法は使えると思いますが。
やなぎ
字面じゃなく論旨を読もう。モデレートはそれからだ
親コメント
Re:GAを用いた設計の評価って? (スコア:4, 参考になる)
この開発のキモは、事前に周到な設計を行って生産をした場合、生産時のバラ付きによって設計通りの性能が出ない場合がある（歩留まりがあがらない）orオーバースペックになってしまうので、調整可能なようにしておいて、製造後調整する事によって歩留まりを上げようという事のようです。
GAというのはあくまでも、その調整にGAを使うと大量の調整個所を素早く調整できるというだけみたい。
LSIではなく電子機器の製造一般の話で言えば、昔はバラ付きが必ずあるのでトリマとか付けて調整するのがあたりまえでした。
その後、製造コストを下げるために調整を最小限にして、一番のコスト要因である人手による調整を排除し（その分余裕のある設計にしておき）、製造コストを下げるという方向になって来ました。
最近ではトリマなどのハードウェアによる調整ではなく、パラメータ調整などソフト的な解決方法により、調整を行うのが多くなってきています。
この開発は、そのLSI版って所ですかね？
クロックが上がる事によって設計時点での余裕を取りにくくなってきたので、その代りにLSIでも生産後調整ができるようにして歩留まりを上げようと、そういう事でしょう。
電圧を下げて省電力云々という話は、電圧が低いほどバラ付きによる影響が出やすくなる＝歩留まりが下がるので、より効果的というだけですね。
タレ込みも勘違いしてるような気がしますが、これは「電力を下げるための開発ではありません」。
（電圧を下げる場合の障害を軽減する事にも有用ですが、この技術を用いれば電力が減る訳ではない）
しかし、この技術を用いる事による歩留まり向上と、この技術で使われる遅延回路（およびテスト用、設定用の回路）で増えるロジック（と、それに伴うチップ面積拡大）によって下がる歩留まり。どっちが大きいファクターになるんだろうか？
親コメント
Re:GAを用いた設計の評価って? (スコア:3, 参考になる)
まぁ，電子機器でトリマコンデンサとかバリオームを排除するというのは，調整工数の問題だけではなく，信頼性向上という意味合いもあります． （調整工数というだけなら，トリマを自動的に回して調整点を追い詰めるという機器もあるようですし） これらの部品はどうしても振動や経年変化で調整点がずれてしまうものです． また，バリオームで摺動点が密閉されていないものの場合，耐塵性の問題とかも出てきます．
あと，GA のあたりは，おそらくは「研究者の趣味」なんじゃないかな，と思います． brute force 的に順列組み合わせで全部をチェックすると爆発するような問題を，実用的な時間内で実用的な（最適とは限らない）解を如何に導き出すか． この問題の解決に GA を利用しているようです． まぁ，おそらくここらは「GA」とあるところを「ニューラルネット」とか書き換えても同じことはできるのではないかな，と思います．
で，「順列組み合わせで爆発する」ような調整素子の数だから，きっと遅延回路の数も結構たくさんあるのではないかな，と思います． が，遅延回路自体はインバータの直列接続でも実現できるわけだし，ゲート規模としてはそれほど大きなものではないんじゃないかな，と思います．
親コメント
Re:GAを用いた設計の評価って? (スコア:1, 興味深い)
> 部分的なセットアップ不足には効き目がありそうな気がしますが・・・。
まさにこれじゃないですか？
CTSでは遅延がでかいパスに全体がひきずられて、
高速化の足かせになってしまうような話は数年前からあります。
そのころにはCTSの途中にバッファ挿入したり配線調整したりして、
このような遅延調整したCTS(?)の生成を目指すベンチャーも出来てました。
＃ものになったという話は聞きませんが・・・
多分現在でも、高性能なチップの設計ではなんらかの調整を考えたり
実行したりしててるんじゃないですかね。
＃私はASIC屋なので、そんな調整してる暇はないですが。
> 製造後のチップで調整しようなんてコストが合わないような気がする・・・。
> （だいたい、どうやって測定するんだろう？)
この辺がこの研究のもう一つのキモなんでしょうね。
リンク先の真中から少し下を見ると、
テスターと連携してやるようです。
この辺の詳しいやり方を私も知りたい。
遅延調整素子調整用の配線を埋め込まなければならないとしたら、
配線性が悪化して製造期間増大→コスト増になる可能性が。
親コメント
Re:GAを用いた設計の評価って? (スコア:2, 参考になる)
>CTSでは遅延がでかいパスに全体がひきずられて、
>高速化の足かせになってしまうような話は数年前からあります。
CTSと言うよりデータラインの問題では？
＃データライン側が遅れてタイミングが合わないのは、CTSのせいでしょうか？
＃・・・違いますよね？ ブロックの配置位置などの問題ではないですか？
あと、CTS側で高速対応が出来ない、ってのはCTSの構成の調整で
なんとかするしかない気がします。
＃論理合成側で遅いパスを高速部分から切り離すってのもアリ。
＃論理合成でなんとかなるんなら、製造後にいろいろいじる必要がなくて
＃コスト的に楽になるし。
>そのころにはCTSの途中にバッファ挿入したり配線調整したりして、
>このような遅延調整したCTS(?)の生成を目指すベンチャーも出来てました。
こっちは寡聞にして知らないのですが・・・、chipやテクノロジの
アーキテクチャ依存の部分が大きいので、ベンチャーは難しいでしょうね。
一応、大手メーカーは配置に関し、TDLだのPhysical Synthesisなどと、
CAD側での対策を考えているみたいですが、まだまだ十分なものとは言えない
みたいですね。
あとは、ちょっと発想を変えて、CTSは可変だけどその遅延が可変じゃ
なかったり、なんてアプローチもあったりしますね。
>多分現在でも、高性能なチップの設計ではなんらかの調整を考えたり
>実行したりしててるんじゃないですかね。
たぶん色々とノウハウはあるとは思います。
わたしも、GHzなんて到底無理だけど、一応少しはノウハウを持っては
いますけど、メシのタネなので、こんなところでは口に出せません。
＃まぁ、それにしても、クロックを局所的にいじるのは大胆な方策でしょう。
＃しかも製造後とは、周囲に与える影響がどのくらいになるか、コストが
＃どれだけ跳ね上がるか、きちんと試算しないとまずいでしょうね。
>遅延調整素子調整用の配線を埋め込まなければならないとしたら、
>配線性が悪化して製造期間増大→コスト増になる可能性が。
んー・・・ちょっと言葉が違うと思います。
「配線性が悪化して製造期間増大」→「配線性が悪化して設計期間増大」ですよね？
製造はマスク露光なのでどうせ1shotですから、製造期間の長さに
影響が出るようなヘンな回路だと、タイミングが満たせず、そもそも
マスク作れないと思います。
＃コスト増は同感。
>遅延調整素子調整用の配線を埋め込まなければならないとしたら
クロック配線に自動的にフューズ付きみたいな経路切り替え可能な
ブロックをぶら下げておくしかないでしょうね。
ただし、調整範囲はやはり配線の長さ(=ブロックを置けるスペース)に
依存するので、それで充分かどうかは、設計してもわからない。
＃作る製品ごとに変わる可能性があるものに対し、統一的に出来るもの
＃ではないと思います。
どの程度の調整を考えるか、によって、製造後の微調整で救える数が
決まるか、も、結局、ある程度の数を作って実測データを統計的処理して
みた後じゃなきゃわからない・・・ですよね？
＃クロックだから周囲や自身へのクロストークも怖いし、余分なブロックのせいで
＃配線負荷も、制御信号のために配線数自体も増えるし、それに
＃ブロック配置領域まで圧迫するわけですな(汗)。
＃ちょっと、CADや設計側への負担が大きいなぁ・・・。
---- redbrick
親コメント
Re:GAを用いた設計の評価って? (スコア:1, 興味深い)
設計というのは実物をモデル化して行うものですが、実際にできたものにはバラ付きが発生してモデル通りには動きません。
通常はバラ付きが出ても大丈夫なだけの余裕を持った設計をするか、不良品の山を築くかのどちらかです。
で、製造後に調整する事ができれば、その不良品の山の一部は良品として出荷できるじゃないかというのがこの技術でしょう。
ですから、これは設計技法ではありません。
（もちろん、これを使えるような設計はしなくてはいけませんが）
親コメント
Re:GAを用いた設計の評価って? (スコア:1)
>ということなんだろうか？
単純に、アプローチする観点が違うって事じゃないかと思います。
＃CTSで解決するかもしれないけど、こういう手法もあるよ、って事かと。
まぁ、ASIC屋の立場からすると、
>クロックのタイミングをフリップフロップ（ＦＦ）ごとにずらして
>タイミング調整するなんてすごく違和感があります。
ってところで、「はっきり言って使えないなぁ」と言うしかないですけどね。
＃理屈はそんなに筋が悪くないとは思うけど、なんか視点が数年くらい
＃古い気がするし。
＃セットアップエラーの対策でクロックラインを遅らせるって事は
＃クロックに対してのクロストークの影響とかが、部分的に狂うって事で、
＃同期設計の製品ではシステムレベルで製造後の調整で全く違う影響、
＃エラーが発見されかねず、はっきり言って危なくて使えない技術ですね。
>ＦＦのクロックに遅延挿入できれば部分的なセットアップ不足には
>効き目がありそうな気が
製造後は無理だけど、設計中はそんな程度のパッチワークみたいな
対症療法的な手法は全然可能ですけど、システムとしての動作に支障を
きたさないか、検証が大変なだけであんまり意味がないので、普通は
やらないですね。
＃遅らせてセットアップエラーを回避したクロックの次段で、遅らせてない
＃クロックでF/F叩いてデータ取りこんだら、マージン足りないよな気が。
＃それでなくても、クロックの位相がずれるから、同じクロックの根元から
＃分岐してるのに、異クロックとして扱わなければならない、なんて
＃事にもなりそうだし・・・。
＃あと、製造後、ってのがちょっとイヤだなぁ・・・。
＃条件の違う1chip毎に、ずらした状況で全F/Fのタイミングの再検証するの？
＃しないんなら使えないよ、これ・・・(汗)。
---- redbrick
親コメント