sparc 系の leon [gaisler.com] の場合には linux が動くみたいです。 ほれ。 [freshmeat.net] ここ [estec.esa.nl]には、chip の実際の作成の様子が。
もとの記事には、"If it works in software, why wouldn't it work for processors?"ってありますが、其の理由は、簡単。software は compile すれば使える。hardware は製造がものすごく大変。単純にCPUを作るのではない、他の方法が出てくるのを期待しているのでしょう。
The Registerの記事"Sun will be seeing double with Niagara II" [theregister.co.uk]によると，最大コア数は8個のままですが，現行の倍の１コアで8 threads実行可能（つまり合計で64個）で，１コアにつき１つの浮動小数点ユニット（現在は１チップで１つ）を持ち，1.4GHz以上で動作．Niagara Iの倍近い性能を持ち，マルチプロセッサに対応，65ナノプロセスで製造され，2007年に登場する予定．
open な CPU といえば、 (スコア:4, 興味深い)
sparc 系の leon [gaisler.com] の場合には linux が動くみたいです。
ほれ。 [freshmeat.net]
ここ [estec.esa.nl]には、chip の実際の作成の様子が。
もとの記事には、"If it works in software, why wouldn't it work for processors?"ってありますが、其の理由は、簡単。software は compile すれば使える。hardware は製造がものすごく大変。単純にCPUを作るのではない、他の方法が出てくるのを期待しているのでしょう。
sparcの場合は、だいぶ前からCPUの論理的な仕様はopenになっていたはず。今回はなにが違うのか。
○○○ｏー企画 (スコア:3, おもしろおかしい)
「時代」っていうのはちょっと違うと思う． (スコア:2, 参考になる)
割と昔からあるといえばあるのですが [opencores.org]．
# HDLから逃げ続けているヘタレID
from もなか
プレスリリース (スコア:2, 参考になる)
http://www.sun.com/smi/Press/sunflash/2005-12/sunflash.20051206.1.html [sun.com]
Re:プレスリリース (スコア:2, おもしろおかしい)
親コメント
OpenSPARC proj.日本語記事 (スコア:2, 参考になる)
米Sun Microsystems、「Niagara搭載サーバ」「OpenSPARC Project」を発表 [mycom.co.jp]
=^..^=
Enjoy Networking, Skiing as well as Horse Racing.
お約束 (スコア:1, おもしろおかしい)
#Binary 3.O とは何か？
・実は誰も知らない。
このプロジェクトの利点はなに？ (スコア:1)
また、このプロジェクトに参加する利点は何だろうか？
普通のソフトウェアなら、己でビルドして実行させる楽しみがあるのだけど・・・・・。
ライセンスが楽になっても、作って割に合うかが気がかり (スコア:2, 参考になる)
ARM や MIPS のコアのライセンスを取得するぐらいなら SPARC をどうぞ、という話ではあると思うんです。
まず前提として Sun Microsystems はファブレス、つまり持っているのは設計チームだけで半導体工場を持っていない現実があります。UltraSPARC は TI(T1 じゃなくて TEXAS INSTRUMENTS) に製造を依頼しています。だから CPU メーカの中で見ると Intel や AMD より ARM や MIPS と同じやり方です。
だったら ARM や MIPS と同じようにコアの IP を他社に提供して、事業の柱は他にあるから CPU コアのライセンス料は安く、というストーリーはつきます。
あとは製造する会社があるかどうかで、これは私には見通しがつきません。
親コメント
Re:ライセンスが楽になっても、作って割に合うかが気がかり (スコア:3, おもしろおかしい)
確かにSparcはその件でオシマイにした人は多いと思います。そういう意味で、NIOSが最初レジスタウインドウで出たときは、大変驚きましたが、2代目があっさりレジスタウインドウを捨てたときはとてもがっかりしました。
でも、「ここをこうすれば、ほらこんなに」みたいなアイディアが出てこないとも限りません。汎用じゃなくて組み込みに限れば、システムに合わせて総レジスタ数を設計（例えば、RTOSのコンフィギュレータで、CPUのHDLも自動生成みたいな感じに）すれば、レジスタウインドウで非常にコンパクトで速いマシンができるかもしれません。
＃でもやっぱり、「こんな古いものを、、父さん！」って感じは否めないです。
親コメント
Re:このプロジェクトの利点はなに？ (スコア:2, 興味深い)
今回の件は追いかけていないので，一般論でしか説明できませんが，
FPGA/CPLDの大容量化を背景にして，HDL(つまりソフトウェア)で記述したCPUを使うというのが，ここ数年の組込み業界の一部で流行っています．
最初はMicroblazeやNiosのような比較的小規模な専用アーキテクチャから始まりましたが，最近はM32RやMIPS3やARM7など主要なアーキテクチャは実現できます．教育研究用途でVAX11/780互換プロセッサを作るなんていうものもあります．
こういう動きがあって，教育/評価用のボードでも，ソフトコアを明に暗に想定したものが出てきています．
例えば，CQ出版の新評価キット [cqpub.co.jp]とか．
利点といえば，応用分野に合わせた最適化が可能なことでしょうか．例えばメモリ保護は要るがアドレスの仮想化は要らないとなれば，MMUをいじって仮想化をやめることができます．割込みコントローラも手を入れたい場面は多いでしょう．レジスタバンクを作ってタスクスイッチング時間の短縮を狙うなんてこともできるかもしれません．
from もなか
親コメント
何をいまさら、そんな感覚を。 (スコア:1, 興味深い)
何をいまさら。SPARCのIPコアは以前から公開されてたわい。
Niagara II (スコア:1)